jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

senior vlsi integration engineer

בשיבה בריאה

בשיבה בריאה בשיבה בריאה

  • תל אביב - יפו
  • Jobkarov

senior vlsi integration engineer

בשיבה בריאה

בשיבה בריאה בשיבה בריאה

  • תל אביב - יפו
  • bag_icon מלאה
  • coins_icon 25,000-35,000 ₪ (הערכה מבוססת AI)
    זוהי הערכת טווח שכר מבוססת AI ולא פרסום של המעסיק
  • Jobkarov
JobKarov

the complexity of the chip has greatly increased over the years. we are now packing tens of billions of transistors in a chip to meet the growing computing demand in a footprint that is responsible to our environment. the company system -on-chip (  SOC ) group is looking for a top asic engineer with a curiosity about  SOC design automation, rtl integration, chip build and assembly, and padring design and verification. you should have real passion for methodologies and automation solutions that enable  SOC creation in the most optimized way.
in this position, you will get the opportunity to build complex networking chips and interact directly with unit-level asic, physical design, cad, package design, software, dft and other teams.
what you'll be doing: implement chip level design through collaboration with cross-functional teams (functional design, dft, design verification,  system verification, sta, and physical design).
be exposed and work on a variety of functional and structural

דרישות:

what we need to see: b.sc./ m.sc. in electrical engineering/computer engineering.
7+ years of actual design experience in chip design
solid hands-on rtl design skills in  system -verilog
proficiency in at least one scripting languages like  Python, bash, tcl.
great teammate.
way to stand out from the crowd: passion for quality. experience with delivery to physical design, emulation, firmware and other customers
our company has some of the most forward-thinking people in the world working for us. are you a creative and autonomous engineer who loves a challenge? are you ready to become the engineer you always wanted to be? come and be part of the best physical design team in the industry! המשרה מיועדת לנשים ולגברים כאחד.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

שאלות ותשובות עבור משרת senior vlsi integration engineer

כמהנדס/ת אינטגרציית VLSI בכיר/ה בחברת בשיבה בריאה, תהיה/י אחראי/ת על יישום תכנון ברמת השבב בשיתוף פעולה עם צוותים מגוונים, כולל תכנון פונקציונלי, DFT, אימות תכנון, אימות מערכת, STA ותכנון פיזי. התפקיד כולל חשיפה ועבודה על מגוון רחב של היבטים פונקציונליים ומבניים בתכנון שבבים מורכבים.

לתפקיד זה נדרשים תואר B.Sc./M.Sc. בהנדסת חשמל/מחשבים, יחד עם 7+ שנות ניסיון בפועל בתכנון שבבים. כמו כן, נדרשות מיומנויות חזקות בתכנון RTL ב-SystemVerilog ושליטה לפחות באחת משפות הסקריפט כמו Python, Bash או Tcl. יכולת עבודה בצוות ותשוקה לאיכות יסייעו לך להתבלט.

מהנדס/ת אינטגרציית VLSI בכיר/ה תורם/ת לאופטימיזציה של יצירת SOC על ידי פיתוח פתרונות מתודולוגיים ואוטומציה המאפשרים יצירת מערכת על שבב (SOC) בצורה היעילה ביותר. התפקיד כולל סקרנות לגבי אוטומציה של תכנון SOC, אינטגרציית RTL, בנייה והרכבה של שבבים, ותכנון ואימות Padring, תוך התמקדות בהגדלת מורכבות השבבים ודרישות המחשוב הגוברות.

לכל המשרות של מהנדס ASIC בכיר

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
אס.קיו.לינק

אס.קיו.לינק

עיצוב ואימות ASIC, FPGA

  • map_icon רמת גן
  • בוקר
  • clk_icon 1 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם