עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
about the job
be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. you'll contribute to the innovation behind products loved by millions worldwide. your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration. as a senior design Verification engineer, you will be a part of research and development team to verify digital designs, develop constrained-random TEST environments and drive system testing to closure. you will collaborate with design and verification teams, manage the verification life-cycle and uncover bugs through corner-case testing.the ai and infrastructure team is redefining whats possible. we empower our company customers with breakthrough capabilities and insights by delivering ai and infrastructure at unparalleled scale, efficiency, reliability and velocity. our customers, our company cloud customers,
דרישות:
minimum qualifications:
bachelor's degree in electrical engineering or equivalent practical experience.
8 years of experience verifying digital logic at register-transfer level (rtl) using systemverilog or Specman /e for field programmable gate arrays (fpgas) or application-specific integrated circuit (asics).
experience with central processing unit (cpu) implementation, assembly language, or compute system on a chip ( SOC ).
experience verifying digital systems using standard ip components/interconnects (e.g., microprocessor cores, hierarchical memory subsystems).
experience creating and using verification components and environments in standard verification methodology.
preferred qualifications:
masters degree in electrical engineering or Computer Science.
2 years of experience verifying digital logic at register-transfer level (rtl) using systemverilog or Specman /e for field programmable gate arrays (fpgas) or application-specific integrated circuit (asics).
experienc
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
שאלות ותשובות עבור משרת senior design Verification engineer, networking, cloud
כמהנדס אימות תכנון בכיר בגוגל ישראל, תהיה חלק מצוות מחקר ופיתוח שאחראי על אימות תכנונים דיגיטליים, פיתוח סביבות בדיקה מבוססות אקראיות מוגבלת, והובלת בדיקות מערכת לסיום. תשתף פעולה עם צוותי תכנון ואימות, תנהל את מחזור חיי האימות ותחשוף באגים באמצעות בדיקות מקרי קצה, תוך התמקדות בפתרונות סיליקון מותאמים אישית עבור מוצרי החברה לצרכן הסופי וצוותי AI ותשתיות.
משרות נוספות מומלצות עבורך
-
senior design automation engineer - chip design
-
יקנעם עילית
Nvidia
-
-
Senior Design Verification Engineer
-
הוד השרון
Ready Group
-
-
Senior Design Verification Engineer
-
נתניה
Speedata.io
-
-
Senior Design Verification Engineer
-
רעננה
Texas Instruments Europe
-
-
Senior Design Verification Engineer
-
רעננה
Texas Instruments
-
-
Senior Design Verification Engineer, Networking, Google Cloud
-
תל אביב - יפו
Google
-