Verification engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

רייצ'יפ Rachip

תל אביב - יפו

רייצ'יפ Rachip

תל אביב - יפו
מלאה
22,000-32,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

We are looking for a skilled and motivated Verification engineer to join our team!

What you will do:
- Define and implement verification strategies in collaboration with cross-functional teams.
- Develop and maintain a UVM-based environment.
- Write testbenches and verification components using SystemVerilog
- Use scripting languages (e.g., Python, PERL ).

דרישות:

Requirements:
- BSc or MSc in Electrical Engineering, Computer Engineering, or a related field from a well-established university.
- 5+ years of experience in ASIC design or verification.
- Strong experience with SystemVerilog and familiarity with UVM methodology.
- Effective communication skills and a collaborative mindset. המשרה מיועדת לנשים ולגברים כאחד.